明細書

有機半導体素子およびそれを用いた有機EL表示装置 技術分野

[0001] 本発明は、有機半導体を用いた電界効果型トランジスタ(以下、FETという)などを 含む有機半導体素子およびそれを用いた有機EL表示装置に関する。さらに詳しく は、有機半導体を用いながら、チャネル長を非常に短くすることができると共に、有機 EL部と積層するだけで表示装置を構成することが可能な構造の有機半導体素子およびそれを用いた有機EL表示装置に関する。

背景技術

- [0002] 従来の有機半導体層を用いたFETの構造は、図9A〜9Cに示されるような構造が知られている。すなわち、図9Aに示される構造は、ボトムコンタクト(BC)型と呼ばれるもので、たとえばシリコン基板からなるゲート電極31上の絶縁膜32の上に一対のソース・ドレイン電極33、34が設けられ、その表面に有機半導体層35が設けられることにより、ソース・ドレイン電極33、34間の有機半導体層35をチャネル領域とするものである。この構造は、ソース・ドレイン電極を、フォトリングラフィ技術を用いて形成することができるため、ある程度の精細なパターンで形成することができるが、ソース・ドレイン電極の段差部分に有機半導体層35を設けるため、有機半導体層35のカバレッジが悪く、チャネル領域となる有機半導体層35と両電極33、34の底面コーナ部との間に空隙36ができやすく、接触抵抗が高くなるという問題がある。
- [0003] また、図9Bに示される構造は、トップコンタクト(TC)型と呼ばれるもので、ゲート電極31上の絶縁膜32上に有機半導体層35が設けられ、その上にソース・ドレイン電極33、34が形成されることにより、ソース・ドレイン電極33、34の下でその間にある有機半導体層35をチャネル領域とするものである。この構造は、有機半導体層35のカバレッジの問題はないが、有機半導体層35を形成した後に電極を形成する必要がある。しかし、有機半導体材料は、溶媒やアルカリ水溶液に曝されてしまうフォトリングラフィ技術ではパターン形成をすることができず、金属板からなるシャドウマスク(メタルマスク)を用いて有機半導体層35を形成する必要がある。シャドウマスクでは、解

像度は25μm程度であり、精細なパターンを形成することができず、チャネル長を短縮することができないという問題がある。

[0004] さらに、図9Cに示される構造は、トップアンドボトムコンタクト(TBC)型と呼ばれるもので、絶縁膜32上にソース・ドレイン電極の一方33が部分的に設けられ、その上および露出する絶縁膜32上に有機半導体層35が設けられ、さらにその上にソース・ドレイン電極の他方34が設けられることにより、ソース・ドレイン電極の一方33の側面と他方34の段差部分との間の有機半導体層35をチャネル領域とするものである(たとえば特許文献1参照)。この構造では、チャネル長を有機半導体層35の厚さで制御することができるため、チャネル長の短縮は容易であるが、最初のBC型と同様に、有機半導体層がソース・ドレイン電極33の段差部に形成されるため、そのカバレッジが悪く、接触抵抗が上昇するという問題がある。

特許文献1:特開2003-258265号公報(たとえば図4)

発明の開示

発明が解決しようとする課題

- [0005] 前述のように、従来の有機半導体を用いたFETは、有機層に段差部を有するとカバレッジが悪いため接触抵抗が高く、平らな有機半導体層を用いようとすると、精細なソース・ドレイン電極を形成することができないため、チャネル長の短縮を図ることができず、いずれの構造にしても低抵抗のチャネルを形成することができないという問題がある。
- [0006] また、このような状況に起因して、たとえば有機EL半導体を用いたアクティブ表示 装置においても、その駆動素子として有機半導体素子を用いることができず、駆動素 子としてはポリシリコンなどのシリコン系半導体が用いられている。そのため、有機半 導体とシリコン系半導体の両方を用いなければならない。さらに、シリコン系半導体を 用いて駆動素子を形成する場合、フォトリングラフィ技術を用いることが不可欠であるが、前述のように有機半導体を成膜した後にフォトリングラフィ技術を用いることはできないため、有機EL部上に駆動素子を形成することができない。一方、駆動素子を基 板側に形成すると、表面側から光を取り出さなければならないが、そのためには、上 部に配置される電極は透光性電極でなければならない。一方で、有機EL半導体層

を積層した後には、高温熱処理をすることができない。しかし、低抵抗の透光性電極は一般的に高温処理が必要とされるため、これを表面側に形成することができない。そのため、後述する図5Dに平面説明図が示されるように、発光部Lと駆動素子部(TrおよびキャパシタCAPA)とを平面的に分離して形成しなければならず、表示部の面積が小さくなって開口率が低下するという問題がある。

- [0007] 本発明は、このような問題を解決するためになされたもので、チャネル長を小さく制御し得ると共に、段差部に伴う接触抵抗の上昇を引き起こさせない構造のFETを有する有機半導体素子を提供することを目的とする。
- [0008] 本発明の他の目的は、アクティブ型の有機発光表示装置を半導体層としては全て 有機半導体層で構成すると共に、発光部と駆動素子やキャパシタ部分とを積層構造 とし、開口率の大きい表示部とし得る有機EL表示装置を提供することにある。 課題を解決するための手段
- [0009] 本発明による有機半導体素子は、基板と、該基板上に設けられるソース・ドレイン電極の一方とする第1導電層と、該第1導電層の上に設けられる有機半導体層と、該有機半導体層の上に設けられるソース・ドレイン電極の他方とする第2導電層と、前記有機半導体層の側面または前記第2導電層の一部が除去されて露出する前記有機半導体層の表面および前記第2導電層の側面に絶縁層を介して設けられるゲート電極とからなるFETを有している。
- [0010] 前記第1導電層と有機半導体層との間、および/または前記第2導電層と前記有機半導体層との間にエネルギー障壁を低くする有機半導体層が設けられることにより、低い動作電圧で電流を流しやすくできるため好ましい。本発明の構造では、有機半導体層がソース・ドレイン電極によりサンドイッチされる構造で、有機半導体層の両面でソース・ドレイン電極と接触する構造であるためとくにその効果が大きい。
- [0011] 本発明による有機EL表示装置は、透光性基板と、該透光性基板上に設けられる 透光性電極と、該透光性電極上に設けられるEL有機層と、該EL有機層の上に積層 して設けられる駆動素子、スイッチング素子およびキャパシタとからなり、前記駆動素 子が第1導電層と有機半導体層と第2導電層との積層構造で、少なくとも前記第2導 電層の側面に絶縁層を介してゲート電極が設けられる構造の縦型FETで構成され

ている。ここにEL有機層とは、有機EL部(発光部を形成するように電極と有機半導体層が積層される部分)を形成するように積層される有機半導体層の部分を意味する。また、駆動素子を構成する第1導電層は、有機EL部と積層される場合には、有機EL部の電極と共用することもでき、有機EL部のEL有機層で代用することもできる。

- [0012] 前記駆動素子が前記EL有機層の上に設けられ、該駆動素子の上面に形成される ゲート電極用の第3導電層の一部を前記スイッチング素子のソース・ドレイン電極の 一方とし、該第3導電層の一部上に有機半導体層およびソース・ドレイン電極の他方 とする第4導電層が積層されることにより形成される縦型FETにより前記スイッチング素子が形成されてもよい。また、前記駆動素子およびスイッチング素子が、前記EL 有機層の上に平面的に駆動素子領域とスイッチング素子領域とに分けて設けられ、前記スイッチング素子は、スイッチング素子用有機半導体層が前記駆動素子の有機 半導体層と連続して、または同時に形成され、該有機半導体層の同じ面に接して、一対のソース・ドレイン電極が離間して設けられる横型FETであってもよい。
- 具体的構造としては、前記EL有機層の上に前記駆動素了用の第1有機半導体層 [0013] が設けられ、該第1有機半導体層上に部分的に駆動素子用ソース・ドレイン電極の1 つとする第2導電層が設けられ、露出する表面に前記駆動素子用のゲート絶縁膜と する第1絶縁層が設けられ、該第1絶縁層上に前記駆動素子用のゲート電極および 前記スイッチング素子用のソース・ドレイン電極の一方とする第3導電層が設けられ、 前記スイッチング素子が設けられるスイッチング素子領域における該第3導電層上に 前記スイッチング素 7.用の第2有機半導体層が設けられ、該第2有機半導体層上に 部分的に前記スイッチング素子用のソース・ドレイン電極の他方とする第4導電層が 設けられ、前記駆動素子が設けられる駆動素子領域における前記第3導電層上、お よび前記スイッチング素子領域における前記第2有機半導体層の露出部および前記 第4導電層の上に、前記キャパシタの誘電体層および前記スイッチング素子用のゲ ート絶縁膜とする第2絶縁層が設けられ、前記スイッチング素子領域における該第2 絶縁層上に前記スイッチング素子用のゲート電極とする第5導電層、および前記駆 動素子領域における前記第2絶縁層上に前記キャパシタの電極とする第6導電層が それぞれ設けられる構造にすることができる。

- [0014] この構造にすることにより、駆動素了のゲート電極とスイッチング素了のソース・ドレイン電極とを同時に連続して形成することができ順次積層するだけで全ての素子を形成することができ、非常に簡単な製造工程で形成することができると共に、キャパシタの電極と駆動素子のゲート電極とを共用することができる。
- [0015]さらに他の具体的構造としては、前記スイッチング素子領域における前記EL有機 層の上に第3絶縁層が設けられ、該第3絶縁層上および前記駆動素子領域における 前記EL有機層の上に、前記駆動素子用およびスイッチング素子用の第1有機半導 体層が設けられ、前記駆動素子領域における該第1有機半導体層上に部分的に駆 動素子用ソース・ドレイン電極の他方とする第2導電層が設けられると共に、前記スイ ッチング素子領域における前記第1有機半導体層上に前記スイッチング素子用のソ ース電極およびドレイン電極とする第7および第8の導電層が分離して設けられ、前 記駆動素子領域における前記第1有機半導体層の露出部および前記第2導電層上 に前記駆動素子用のゲート絶縁膜とする第1絶縁層が設けられると共に、前記スイッ チング素了領域における前記第1有機半導体層の露出部および前記第7および第8 の導電層上に前記スイッチング素子用のゲート絶縁膜である第4絶縁層が前記第7 または第8の導電層のいずれか一方の一部が露出するように設けられ、前記第1絶 縁層上に前記駆動素子用のゲート電極とする第3導電層が前記第7または第8の導 電層の露出部と電気的に接続されるように設けられると共に、前記第4絶縁層上に前 記スイッチング素子用のゲート電極とする第5導電層が設けられ、前記第3導電層上 に前記キャパシタの誘電体層とする第2絶縁層が設けられ、該第2絶縁層上に前記 キャパシタの電極とする第6導電層がそれぞれ設けられる構造にすることができる。
- [0016] この構造にすれば、駆動素子用有機半導体層とスイッチング素子用有機半導体層とを連続的に同時に形成することができるため、キーとなる有機半導体層の形成工程を1回で済ませることができる。この場合、スイッチング素子が横型のFETになるが、スイッチング素子はチャネル長がそれほど微細でなくてもよいため、シャドウマスクを用いてソース・ドレイン電極を形成することができる。
- [0017] 前記EL有機層と前記第1有機半導体層との間に有機EL部の上部電極および前 記駆動素子のソース・ドレイン電極の一方とする導電層が、共通の導電層として、ま

たは別々の導電層として設けられることにより、低抵抗の第1導電層により電流が拡散し、有機EL表示部の全体に亘って電流を拡散させることができ、スイッチング素子の下部でも発光し、全体で明るく発光させることができるため好ましい。

発明の効果

- [0018] 本発明の有機半導体素子の構造にすることにより、チャネル領域は、有機半導体層の側面、または第2導電層の側面近傍のゲート電極と第1導電層とが対向する部分の有機半導体層に形成され、チャネル長は有機半導体層の厚さで定まるため、チャネル長をナノメータオーダで、非常に精度よく制御することができる。しかも、有機半導体層はソース・ドレイン電極と共に平坦な積層構造で形成されており、段差によるカバレッジの問題は生じない。その結果、接触抵抗が軽減すると共に、正確な寸法で所望のチャネル長のFETを形成することができる。そのため、ドレイン電流の増加、動作電圧の低減などトランジスタ特性を大幅に向上させることができる。
- [0019] さらに、ゲート電極が上面に形成されるため、たとえば表示装置の駆動素子のゲート電極にスイッチング素子のソース・ドレインを接続する場合や、駆動素子のゲートにキャパシタを接続する制御回路を形成する場合でも、順次上面側に積層することにより、簡単に形成することができ、とくに有機発光(EL)表示装置に適用すれば、有機EL部(発光部)と共に積層するだけで形成することができる。
- [0020] その結果、有機半導体を用いながら、非常に短チャネル長のFETを有する半導体素子が得られ、しかも、有機半導体層の膜厚でチャネル長を制御することができるため、フォトリングラフィ技術を用いることなく、ナノメートルオーダの非常に厳密なチャネル長のFETを形成することができ、有機発光(EL)表示装置の駆動素子として用いることができる。しかも、単純な積層構造のみで形成することができるため、また、チャネル部分も自己整合的に形成されるため、プロセスコストを下げることができ、非常に安価に得ることができる。
- [0021] また、本発明の有機EL表示装置の構造にすることにより、駆動素子がフォトリソグラフィ技術を用いなくても、チャネル長が短く、接触抵抗が非常に低いFETが得られるため、また、有機EL部上に単純な積層構造だけで駆動素子やキャパシタを形成することができ、駆動素子などを表示部と並列に配置する必要がないため、各画素面積

の大部分を有機EL部で構成することができる。その結果、非常に開口率を向上させることができ、鮮明な表示をすることができる有機EL表示装置が非常に安価に得られる。さらに、駆動素子が縦型構造で縦方向に電流が流れるため、有機EL部と連続的に電流が流れる。そのため、無駄な経路がなく、低抵抗で電流を流すことができると共に、有機EL部の上面電極や駆動素子用下面側のソース・ドレイン電極がなくても、駆動素子から有機EL部に電流を流すことができる。その結果、高性能なアクティブマトリクス型の有機発光(EL)表示装置を安価に得ることができ、画像表示装置の新たな発展に大きく寄与する。

図面の簡単な説明

[0022] [図1]本発明による有機半導体素子の一実施形態を示す断面構造の説明図である。 [図2]図2A〜2Dは、図1に示される有機半導体素子の製造工程を断面説明図で示す図である。

[図3]図3Aおよび3Bは、本発明による有機半導体素子の他の実施形態を示す断面 説明図である。

[図4]本発明による有機半導体素子のさらに他の実施形態を示す断面説明図である

[図5]図5A〜5Dは、本発明による有機EL表示装置の一実施形態の概要構成を説明する図である。

「図6]図1の有機EL部の構成例を説明する図である。

[図7]本発明による有機EL表示装置の具体的構成例を示す断面説明図である。 [図8]本発明による有機EL表示装置の具体的構成例を示す断面説明図である。 [図9]図9A-9Cは、従来の有機半導体素子の断面説明図である。

符号の説明

- [0023] 1 基板
 - 2 第1導電層
 - 3 有機半導体層(第1有機半導体層)
 - 4 第2導電層
 - 5 絶縁層(第1絶縁層)

- 6 ゲート電極(第3導電層)
- 7 第2有機半導体層
- 8 第4導電層
- 9 第2絶縁層
- 10 第5導電層
- 11 第6導電層
- 12 第3絶縁層
- 13 第7導電層
- 14 第8導電層
- 15 第4絶縁層

発明を実施するための最良の形態

- [0024] つぎに、図面を参照しながら本発明の有機半導体素子およびそれを用いた有機E L表示装置について説明をする。本発明による有機半導体素子は、図1にその一実施形態の断面説明図が示されるように、基板1上に、ソース・ドレイン電極の一方とする第1導電層2が設けられ、その第1導電層2の上に有機半導体層3およびソース・ドレイン電極の他方とする第2導電層4が設けられている。図1に示される例では、有機半導体層3および第2導電層4が第1導電層2よりも小さく形成され、第1導電層2の一部が露出する構造に形成されている。そして、その表面にゲート絶縁膜とする絶縁層5を介してゲート電極(第3導電層)6が設けられることにより形成されるFETを有している。なお、基板1は他の層に比して非常に厚いが、以下の図も含めて図では厚さの関係については示されていない。
- [0025] 基板1は、ガラス、アルミナ焼結体などの無機材料、ポリイミドフィルム、ポリエステルフィルム、ポリエチレンフィルム、ポリフェニレンスルフィド膜、ポリパラキシレン膜などの各種絶縁性プラスティックなどの他、これらの無機物と有機物とのハイブリッド材料、第1導電層と兼ねた半導体基板などの導電性基板などでもよく、目的に応じてこの有機半導体素子の各膜を積層し、デバイスを保持するのに充分な強度を備えたものであればよい。後述する有機EL表示装置として用いる場合には、有機発光部が形成された基板の全体を意味する。有機半導体素子のみを作製する場合には、プラス

ティック基板を用いると、軽量でフレキシブルな有機TFTを作製することができる。

- [0026] ソース・ドレイン電極とする第1導電層2および第2導電層4は、導電性に優れ、かつ、基板や有機半導体層との密着性がよく、接触抵抗の低い金属、または導電性有機(無機)材料、またはこれらの錯体材料が用いられる。具体的には、p形の有機半導体層とオーミック接触を取るためには、仕事関数の大きい金属が好ましく、金、白金などを用いることが好ましい。しかし、これらの材料には限定されない。また、半導体層表面にドーパントが高密度にドープされている場合には、金属・半導休間をキャリアがトンネルすることが可能となり、金属の材質によらなくなるため、後述するゲート電極材料として挙げる金属材料を用いることもできる。これらの導電層2、4は、低抵抗層として利用できる20~200nm程度、好ましくは50~100nm程度の厚さに形成される
- [0027] 有機半導体層3としては、オン・オフ比が高く、キャリア輸送性に優れ、絶縁層や電極材料と密着性のよいものが用いられ、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機ケイ素化合物などを用いることができる。具体的には、ペンタセン、テトラセン、チオフェンオリゴマ誘導体、フェニレン誘導体、フタロシアニン化合物、ポリアセチレン誘導体、ポリチオフェン誘導体、シアニン色素などを用いることができるが、これらの材料に限定されるものではない。この有機半導体層3は、所望のチャネル長に応じた50~5000nm程度、好ましくは100~1000nm程度の厚さに形成される。
- [0028] ゲート絶縁膜とする絶縁層5としては、塗布法が可能なポリクロロピレン、ポリエチレンテレフタレート、ポリオキシメチレン、ポリビニルクロライド、ポリフッ化ビニリデン、シアノエチルプルラン、ポリメチルメタクリレート、ポリサルフォン、ポリカーボネート、ポリイミドなどの有機材料が好ましい。また、既存のパターンプロセスを用いることができるSiO2、SiN、AlOなどの無機材料を用いることもできる。もちろんこれらの材料に限定されるものではないし、これらの材料でも、2種以上併用することもできる。この絶縁層5は、絶縁性に優れ、ゲート電極に印加され得る電圧に耐えられる耐圧を確保するため、10~1000nm程度、好ましくは50~100nm程度の厚さに形成される。

[0029] ゲート電極(第3導電層)6としては、電極形成プロセスが簡単な塗布法を用いること

ができるポリアニリン、ポリチオフェンなどの有機材料、あるいは導電性インクが望ましい。また、金、白金、クロム、パラジウム、アルミニウム、インジウム、モリブデン、ニッケルなどの金属や、これら金属を用いた合金や、スズ酸化物、酸化インジウム、インジウム・スズ酸化物(ITO)などの無機材料でも、シャドウマスクを用いたスパッタ法や真空蒸着法などにより用いることもできる。また、シリコン、ポリシリコン、アモルファスシリコンを用いることもできる。さらに、これらの材料を2種以上併用しても構わない。

- [0030] この有機半導体を製造する方法の一例について、図2A~2Dに示される工程図を 参照しながら、具体例により説明をする。まず、図2Aに示されるように、ソース・ドレイ ン電極の一方とする第1導電層2を真空蒸着法などにより形成する。この第1導電層2 は、たとえば導電性有機材料などを塗布法により形成することもできる。つぎに、シャ ドウマスクを設けて、図2Bに示されるように、第1導電層2が一部露出するように、有 機半導体層3を形成する。つぎに、同じマスクを用いて、図2Cに示されるように、有機 半導体層3の上に、ソース・ドレイン電極の他方とする第2導電層4を形成する。その 後、表面全面に絶縁層5を形成する。ついで、その表面にゲート電極6を形成する。 その結果、図1に示される断面構造を有するFETが形成される。なお、以上の方法 では、真空蒸着法により各層を形成したが、塗布法により形成することもできる。
- [0031] 本発明の有機半導体素子によれば、ソース・ドレイン電極とする第1および第2導電 層2、4の間にサンドイッチされた有機半導体層3の側面に、絶縁層5を介してゲート 電極6が位置するように形成されている。そのため、有機半導体層3のゲート電極6と 対向する有機半導体層3の側面がチャネル領域となり、ゲート電極6による制御により、チャネルがオンオフし、FET動作をする。
- [0032] この構造では、有機半導体層3とソース・ドレイン電極となる第1および第2導電層2 、4のいずれとの界面も平坦で、密着性が高いため、接触抵抗は非常に低い。なお、 絶縁層5およびゲート電極6が有機半導体層3と第1導電層2との段差部に形成され るため、カバレッジが悪く、コーナ部に絶縁層が充分に充填されない可能性はあるが 、元々絶縁層5は電流を流すものではないため、接触抵抗は問題にならない。
- [0033] しかも、チャネル長は、有機半導体層3の厚さで定まるため、成膜厚さを制御することにより、所望のチャネル長に形成することができる。この有機半導体層3の厚さは、

ナノメートルオーダで形成することができ、チャネル長もそのオーダで制御することができる。さらに、単純な積層構造で、しかもチャネル部分は自己整合的に作られるため、製造が簡単で、プロセスコストを人幅に下げることができる。その結果、低い動作電圧で、大きなドレイン電流を得ることができ、高特性のFETが安価に得られる。そのため、電流駆動である有機発光表示装置の駆動素子としても充分に用いることができ、有機EL部と連続的に積層し有機EL表示装置を構成することができる。

- [0034] 図1および2A〜2Dに示される構造は、有機半導体層3と第2導電層4とが一部欠落するように成膜され、その側面に絶縁層を介してゲート電極が形成されていたが、必ずしもこの構造でなくても、図3A〜3Bに示されるような変形例の構造にしても同様に、有機半導体層3の厚さをチャネル長とするFET動作をさせることができる。
- [0035] すなわち、図3Aに示される構造は、第1導電層2も全面に形成されるのではなく、 一部欠落した形状に形成されたもので、この構造にすれば、より一層完全にゲート電 極6が有機半導体層3の側面と対向するため、低いゲート電圧でチャネル領域のオ ンオフを制御することができる。なお、他の部分は図1に示される例と同じで、同じ部 分には同じ符号を付してその説明を省略する。
- [0036] また、図3Bに示される構造は、逆に有機半導体層も全面に設けられ、第2導電層4のみを一部欠落した状態で形成し、その側面および有機半導体層の露出面に絶縁層5を介してゲート電極6が設けられたものである。この構造でも、第2導電層4の側面近傍の有機半導体層3がチャネル領域となり、ゲート電極6によりオンオフ制御をすることができる。この例でも、他の部分は図1に示される例と同じで、同じ部分には同じ符号を付してその説明を省略する。この構造にすることにより、駆動素子を何個も並列に形成する場合に第2導電層4のみをパターン形成すればよいため、製造プロセスが簡単になるという利点がある。
- [0037] 図4は、本発明による有機半導体素子の他の実施形態を示す図1と同様の断面説明図で、ドレイン電流の注入、引出しをさらに改善したものである。すなわち、有機半導体層3の第1導電層2および第2導電層4との界面に、ソース・ドレイン層(キャリア注入層)3a、3bが形成されたものである。このソース・ドレイン層3a、3bは、ソース・ドレイン電極2、4と有機半導体層3との間のエネルギー障壁を小さくする有機半導体

層で、有機半導体層3とソース・ドレイン電極2、4との間のエネルギー障壁が小さくなることにより、キャリアの注入、引出しが容易となり、より低い接触抵抗が得られ、低い 駆動電圧で大きなドレイン電流を得やすくなる。

- [0038] 本発明の有機FETでは、有機半導体層3の上下両面にソース・ドレイン電極2、4が設けられる構造であるため、チャネル領域の両端側に電流を流しやすくするソース・ドレイン層3a、3bが設けられることにより、シリコン系の半導体層で、ソース・ドレイン領域を高不純物濃度にして電流を流しやすくするのと同等の効果を得ることができる。すなわち、従来の有機半導体層の一面側にソース・ドレイン電極が設けられる構造では、電流通路が有機半導体層表面側の横方向であるため、チャネル領域を除いてソース・ドレイン層3a、3bを設けることは困難であるが、本発明では、単純な積層構造であるため、ソース・ドレイン層3a、3bを設けることが容易である。
- [0039] ソース・ドレイン層(キャリア注入層)3a、3bとしては、たとえばCuPc(銅フタロシアニン)、PANI(ポリアニリン)、PEDOT(ポリー3、4-エチレンジオキシーチオフェン)などを用いることができる。
- [0040] 図5A~5Cは、前述のFETを用いた本発明の有機EL表示装置の概略構成を示す図である。すなわち、本発明による有機EL表示装置は、透光性基板1a上に透光性電極21が設けられ、その透光性電極21上に有機EL部20が設けられ、その有機EL部20上に駆動素子Tr、スイッチング素子Tr、およびキャパシタCが、それぞれ有機EL部20上に積層して設けられ、この駆動素子Trが前述の構造の縦型FETで構成されていることに特徴がある。すなわち、この種の表示装置で、繊細な画像を表示するには、図5Bに1画素分の等価回路図が示されるように、有機EL部20が駆動素子Trを介して電源ラインVccとアースとの間に接続され、駆動素子Trのゲートにスイッチング素子Trが接続され、ワードラインWLとビットラインBLとでマトリクスが組まれ、各画素を選択できるアクティブ型に構成されている。
- [0041] 本発明では、駆動素子Tr」として、前述の構造の有機FETが用いられることにより、フォトリングラフィ技術を用いなくても、チャネル長の短いFETを有機半導体で形成することができ、有機EL部20上に積層して形成することができるようになった。そのため、図5Cに1画素分の平面説明図が示されるように、画素のほぼ全面を発光部Lと

することができ、図5Dに示される従来のトランジスタTrやキャパシタCAPAの面積を 確保する必要がなく、発光部Lの面積を従来構造よりも大幅に向上させることができ る。

- [0042] 基板1aとしては、この基板側から光を取り出すため、透光性なガラス基板やプラス ティックフィルムが用いられる。また、透光性電極21は、真空蒸着法やスパッタ法など により設けられるITO (Indium Tin Oxide)、酸化インジウムなどが用いられる。
- [0043] 有機EL部20は、たとえば図6に示されるように、たとえばガラス基板Sub1a上の透光性電極21上に、正孔輸送層23、発光層24および電子輸送層25からなるEL有機層27が設けられ、その上に他方の電極(上面電極)26が順次積層することにより形成されているが、EL有機層27は、この3層構造に制限されるものではなく、少なくとも発光層が形成されていればよく、また、それぞれの層もさらに複層にすることもできる
- [0044] 正孔輸送層23は、一般的には発光層24への正孔注入性の向上と正孔の安定な輸送向上のため、イオン化エネルギーがある程度小さく、発光層24への電子の閉込め(エネルギー障壁)が可能であることが求められており、アミン系の材料、たとえばトリフェニルジアミン誘導体、スチリルアミン誘導体、芳香族縮合環をもつアミン誘導体などが用いられ、10~100nm、好ましくは20~50nm程度の厚さに設けられる。また、図には示されていないが、正孔輸送層23と陽極電極21との間に正孔注入層を設け、正孔輸送層23へのキャリアの注入性をさらに向上させることも行われる。この場合も、陽極電極21からの正孔の注入性を向上させるため、イオン化エネルギーの整合性のよい材料が用いられ、代表例として、アミン系やフタロシアニン系が用いられる。図6に示される例では、正孔輸送層23として、NPBが35nmの厚さに設けられている。
- [0045] 発光層24としては、発光波長に応じて選択されるが、Alq3を母材として有機物蛍 光材料をドーピングすることにより、ドーピング材料固有の発光色を得ることができ、ま た、発光効率や安定性を向上させることができる。このドーピングは、発光材料に対し て数重量(wt)%程度(0.1~20wt%)で行われる。
- [0046] 蛍光性物質としては、キナクリドン、ルブレン、スチリル系色素などを用いることがで

きる。また、キノリン誘導体、テトラフェニルブタジエン、アントラセン、ペリレン、コロネン、12-フタロペリノン誘導体、フェニルアントラセン誘導体、テトラアリールエテン誘導体などを用いることができる。また、それ自体で発光が可能なホスト物質と組み合せて使用することが好ましく、ホスト物質としては、キノリノラト錯体が好ましく、8-キノリノールまたはその誘導体を配位子とするアルミニウム錯体が好ましく、その他に、フェニルアントラセン誘導体やテトラアリールエテン誘導体などを用いることができる。

- [0047] 電子輸送層25は、陰極電極26からの電子の注入性を向上させる機能および電子を安定に輸送する機能を有するもので、図6に示される例では、Alq3(トリス(8-キノリノラト)アルミニウム)が25nm程度の厚さに設けられている。この層が余り厚くなると、直列抵抗成分が大きくなるため、余り厚くはしないで、通常は10~80nm、好ましくは20~50nm程度の厚さに設けられる。電子輸送層25としては、上記材料の他に、キノリン誘導体、8-キノリノールないしその誘導体を配位子とする金属錯体、フェニルアントラセン誘導体、テトラアリールエテン誘導体などを用いることができる。この電子輸送層25と陰極電極26との間でギャップが大きい場合には、正孔側と同様に、LiFなどからなる電子注入層26aが設けられる。
- [0048] 陰極電極26としては、電子注入性を向上させるため、仕事関数の小さい金属が主に用いられる。代表例としては、Mg、K、Li、Na、Ca、Sr、Ba、Al、Ag、In、Sn、Zn、Zrなどが一般には用いられる。また、酸化インジウムのような透光性導電膜を用いることもできる。これらの金属の酸化などを防止して安定化させるため、他の金属との合金化をさせることが多く、図6に示される例も、LiF層26aを介してAl層が110nm程度成膜されることにより、陰極電極26が形成されている。
- [0049] 駆動素子Tr」は、有機EL部20と直列に接続されているため、チャネル長が長くなると抵抗が増大し、有機EL部20に供給する電流が減少する。そのため、チャネル長の短いFETであることが好ましく、前述の図1または図3A~3Bに示される構造の縦型有機FETが使用される。このFETは、縦型であるため、図1または図3A~3Bに示されるソース・ドレイン電極としての第1導電層2および前述の図6に示される有機EL部20の電極26がなくても、有機EL部20に直接電流が流れ、発光させることができる。しかし、両者の電極を共用した第1導電層が設けられることにより、駆動素子Trを通

過した電流が第1導電層により全面に拡散されるため、有機EL部20の全体に電流を供給することができ、広い面積での発光には好ましい。

- [0050] 一方、スイッチング素子Tr」は、それほど電流を必要とはしないため、前述の図1または図3A〜3Bに小される構造の有機FETを使用してもよいが、この構造でなくて、従来の横型構造のFETを、シャドウマスクを用いて形成してもよい。キャパシタCは、駆動素子がオンの状態を一定時間保持するためのもので、データを保持し得る容量に形成される。
- [0051] つぎに、具体的な構造例でさらに詳細に説明をする。図7は、駆動素子Tr」およびスイッチング素子Tr。の両方共に前述の縦型構造の有機FETを使用した例である。すなわち、たとえばガラスなどの透光性基板1a上に、たとえばITOからなる透光性電極21が形成され、前述の図6に示される構造の有機EL部20が積層されている。そして、その表面に、有機EL部の上部電極および駆動素子のソース・ドレイン電極の一方と共用する第1導電層2が形成されている。なお、前述のように、この第1導電層2はなくてもよい。その表面の駆動素了領域Aに有機半導体層3が積層され、さらにその表面に部分的に(図7では2ヵ所)ソース・ドレイン電極の他方とする第2導電層4が設けられ、その表面全体にゲート絶縁膜とする第1絶縁層5が、さらにその表面にゲート電極とする第3導電層6が、それぞれ設けられることにより、前述の構造の有機FETが駆動素子Tr」として形成されている。
- [0052] スイッチング素子領域Bでは、第3導電層6をソース・ドレイン電極の一方とし、その表面にスイッチング素了用の第2有機半導体層7が積層され、その表面に部分的にソース・ドレイン電極の他方とする第4導電層8が設けられ、その表面および駆動素子領域Aの第3導電層6上に、スイッチング素子用ゲート絶縁膜およびキャパシタ用の絶縁膜とする第2絶縁層9が設けられている。そして、スイッチング素子領域Bにおける第2絶縁層9上にスイッチング素子用ゲート電極とする第5導電層10が、また、駆動素子領域Aにおける第2絶縁層上にキャパシタ電極とする第6導電層11が同じ材料で同時に形成されている。そして、この表面に保護膜19(図5A参照)が形成されることにより、図5Aに概略図で示された構造の有機発光表示装置が得られる。
- [0053] この構造で、第2導電層4の側端部と第1導電層2とが対向する部分Dの第1有機半

導体層3に駆動素了Tr のチャネル領域が形成され、チャネルがオンするときは、D の部分で縦方向に電流が流れ、その下の有機EL部20に電流を流して、発光する。 そのため、第2導電層4の幅はできるだけ小さくして、数多く形成した方がチャネル領域の数を増やすことができ、チャネル幅を大きくして電流を多く流しやすいため好ましい。 なお、紙面と垂直方向には、帯状に第2導電層4が連続的に形成されるのが好ましい。

- [0054] 図7に示される例では、第2導電層4が2個形成されているが、たとえば1画素の大きさが300 μ m \times 300 μ mの表示装置を構成する場合、1画素をR、G、Bの3色で構成すると、1画素のR、G、Bそれぞれの大きさは、100 μ m \times 300 μ mとなり、もっと数多くの第2導電層4を形成することができる(300 μ m方向または100 μ m方向には帯状に連続して形成される)。
- [0055] なお、図7に示される例では、スイッチング素子Tr2の下側には駆動素子Tr1が形成されていないが、第3導電層6は駆動素子Tr1の最上面であるため、若干高さは高くなるが、駆動素了Tr1が形成された上にスイッチング素了Tr2を形成することができ、図7に示されるように、駆動素子領域Aとスイッチング素子領域Bとが平面的に分離される必要はない。
- [0056] また、図7に示される例では、第1有機半導体層3および第1導電層2が駆動素子領域のほぼ全面に設けられる構造(前述の図3Bに示される有機半導体素子の構造)であるが、前述の図1または図3Aに示される有機半導体素子の構造でも縦型FETを形成することができ、第1有機半導体層3または第1導電層2も第2導電層4のパターンに合せて形成することができる。
- [0057] さらに、図7に示される例では、スイッチング素子Tr₂も縦型構造のFETであり、駆動素子Tr₁の例と同様に、第4導電層8の側端部近傍の第2有機半導体層7にチャネル領域が形成されるが、このスイッチング素子Tr₂は、それほど電流を必要とせず、第4導電層8は1個形成されればよく、その後ろ側(紙面と垂直方向)には駆動素子を形成することができる。このように、駆動素子Tr₁が画素のほぼ全面に形成されれば、駆動素子Tr₁から直接有機EL部20のほぼ全面に電流を供給することができるため、第1導電層2がなくても動作に支障を来さない。

WO 2005/091373 17 PCT/JP2005/004818

- [0058] 図8は、スイッチング素了Trを前述の縦型構造のFETではなく、従来の横型構造のFETで構成した例である。スイッチング素子Tr2は、電流量をそれほど必要としないため、チャネル長が短くなくてもそれほど問題は生じない。そのため、シャドウマスクを用いた従来構造のFETでも支障はない。図8に小される例は、第1導電層2までは、図7に示される例と同じで、第1導電層2の形成後に、スイッチング素子領域Bに第3絶縁層12が設けられ、第3絶縁層12および駆動素子領域Aの第1導電層2上に、駆動素子およびスイッチング素子用の第1有機半導体層3が積層され、その上に駆動素子領域Aでは、前述と同様に第2導電層4が、スイッチング素子領域Bでは、第2導電層4と同じ材料で、同時にスイッチング素子用ソース・ドレイン電極とする第7および第8の導電層13、14が所定間隔だけ離して形成されている。
- [0059] そして、スイッチング素子用ソース・ドレイン電極の一方である、たとえば第8導電層 14の一部が露山するように、絶縁膜が成膜され、駆動素子用ゲート絶縁膜とする第1 絶縁層5およびスイッチング素子用ゲート絶縁膜とする第4絶縁層15が設けられている。なお、第1絶縁層5と第4絶縁層15とは連続して形成されていてもよいが、第8導電層14の一部は露出するように形成される。そして、駆動素子領域Aの第1絶縁層5上に駆動素子用ゲート電極とする第3導電層6が第8導電層14とコンタクトするように設けられ、スイッチング素子領域Bの第4絶縁層15上のソース・ドレイン電極13、14間にスイッチング素子用ゲート電極とする第5導電層10が設けられている。駆動素子領域Aの第3導電層6上にさらに第2絶縁層9を介してキャパシタの電極とする第6導電層11が設けられることにより、有機発光表示装置が形成されている。なお、図8で、図7と対応する部分には図7と同じ符号を付した。
- [0060] この構造では、駆動素子側は、図7に示される構造と同じであるが、スイッチング素子側のFETが横型で形成されているため、両素子の有機半導体層が第1有機半導体層3の1層で同時に形成されていることに特徴がある。ただし、前述の図7に示される構造では、駆動素子のゲート電極とスイッチング素子のソース・ドレイン電極の一方とが同じ第3導電層6で同時に形成されたが、図8に示される構造では、スイッチング素子Tr のソース・ドレイン電極13、14の両方が、駆動素子Tr のソース・ドレイン電極の他方4と同時に形成されるため、駆動素子のゲート電極6がスイッチング素子のソ

ース・ドレイン電極の他方14とコンタクトするように形成されている。この構造によれば、キーとなる両素子の有機半導体層3を同じ層で同時に形成することができること、および製造工程を減らすことができるという利点がある。もちろん、同じ層、同時形成でなくてもよい。

- [0061] 図8に示される例では、駆動素子用有機半導体層およびスイッチング素子用有機半導体層を1層で連続するように形成されていたが、分離するように形成されてよい。しかし、同時に同じ材料で形成することができ、1工程で形成することができる。また、図8に示される構造では、スイッチング素子用ソース・ドレイン電極とする第7および第8導電層13、14が第1有機半導体層3の上側に形成されていたが、有機半導体層3の下側に形成することもできるし、また、ソース・ドレイン電極とする第7および第8導電層13、14は有機半導体層3の上側で、ゲート電極とする第5導電層10を有機半導体層3の下側に形成することもできる。
- [0062] 図7および8に示されるように、本発明による有機EL表示装置によれば、有機EL部上に駆動素了用FETが設けられているため、有機EL部と駆動素了との接続部における両者の電極を共用したり、両者の電極共に省略することができる。さらに、キャパシタも駆動素子のゲート電極上に形成されているため、両者の電極を共用することができる。また、スイッチング素子も駆動素子のゲート電極上に積層して形成されるか、駆動素子の各層と同時に形成されるため、単純に積層していくだけでアクティブマトリクス型有機発光表示装置が得られる。
- [0063] しかも、駆動素了、スイッチング素了およびキャパシタの全てが、有機EL部上に形成されているため、駆動素子などにより表示部の面積が減らされることがなく、非常に開口率を向上させることができる。また、有機EL部が発光面側のITO電極上に先に形成されるため、透光性電極の抵抗を充分に下げることができ、発光効率を向上させることができる。

産業上の利用可能性

[0064] 本発明の有機半導体素子は、携帯ディスプレイや電子値札、電子荷札などの電子 タグなどのように低価格で供給される電子機器の集積回路に利用することができ、ま た、本発明の有機EL表示装置は、携帯電話機、携帯端末機、薄型テレビなどのディ スプレイなどに利用することができる。

請求の範囲

- [1] 基板と、該基板上に設けられるソース・ドレイン電極の一方とする第1導電層と、該第1導電層の上に設けられる有機半導体層と、該有機半導体層の上に設けられるソース・ドレイン電極の他方とする第2導電層と、前記有機半導体層の側面または前記第2導電層の一部が除去されて露出する前記有機半導体層の表面および前記第2導電層の側面に絶縁層を介して設けられるゲート電極とからなるFETを有する有機半導体素子。
- [2] 前記第1導電層と有機半導体層との間、および/または前記第2導電層と前記有機半導体層との間にエネルギー障壁を低くする有機半導体層が設けられてなる請求項1記載の有機半導体素子。
- [3] 前記第1導電層が広い範囲に亘って設けられ、該第1導電層上に前記有機半導体層および前記第2導電層がそれぞれの側面が揃って露出するように設けられ、該有機半導体層と第2導電層の側面を覆うように前記絶縁層を介して前記ゲート電極が設けられてなる請求項1記載の有機半導体素子。
- [4] 前記第1導電層、前記有機半導体層および前記第2導電層がそれぞれの側面が 揃って露出するように設けられ、該第1導電層、有機半導体層および第2導電層の側 面を覆うように前記絶縁層を介して前記ゲート電極が設けられてなる請求項1記載の 有機半導体素子。
- [5] 前記第1導電層および前記有機半導体層が広い範囲に亘って設けられ、該有機 半導体層上に前記第2導電層がその側面を露出するように設けられ、該第2導電層 の側面を覆うように前記絶縁層を介して前記ゲート電極が設けられてなる請求項1記 載の有機半導体素子。
- [6] 透光性基板と、該透光性基板上に設けられる透光性電極と、該透光性電極上に設けられるEL有機層と、該EL有機層の上に積層して設けられる駆動素子、スイッチング素子およびキャパシタとからなり、前記駆動素子が第1導電層と有機半導体層と第2導電層との積層構造で、少なくとも前記第2導電層の側面に絶縁層を介してゲート電極が設けられる構造の縦型FETにより形成されてなる有機EL表示装置。
- [7] 前記EL有機層と前記駆動素子との間に、有機EL部の上部電極および前記駆動

WO 2005/091373 21 PCT/JP2005/004818


素子のソース・ドレイン電極の一方とする導電層が、共通の導電層として、または別々の導電層として設けられてなる請求項6記載の構造のFETである有機EL表示装置。

- [8] 前記駆動素子が前記EL有機層の上に設けられ、該駆動素子の上面に形成される ゲート電極用の第3導電層の一部を前記スイッチング素子のソース・ドレイン電極の 一方とし、該第3導電層の一部上に有機半導体層およびソース・ドレイン電極の他方 とする第4導電層が積層されることにより形成される縦型FETにより前記スイッチング 素子が形成されてなる請求項6記載の有機EL表示装置。
- [9] 前記駆動素子およびスイッチング素子が、前記EL有機層の上に平面的に駆動素子領域とスイッチング素子領域とに分けて設けられ、前記スイッチング素子は、スイッチング素子用有機半導体層が前記駆動素子の有機半導体層と連続して、または同時に形成され、該有機半導体層の同じ面に接して、一対のソース・ドレイン電極が離間して設けられる横型FETである請求項6記載の有機EL表示装置。
- [10] 前記EL有機層の上に前記駆動素子用の第1有機半導体層が設けられ、該第1有 機半導体層上に部分的に駆動素了用ソース・ドレイン電極の1つとする第2導電層が 設けられ、露出する表面に前記駆動素子用のゲート絶縁膜とする第1絶縁層が設け られ、該第1絶縁層上に前記駆動素子用のゲート電極および前記スイッチング素子 用のソース・ドレイン電極の一方とする第3導電層が設けられ、前記スイッチング素子 が設けられるスイッチング素子領域における該第3導電層上に前記スイッチング素子 用の第2有機半導体層が設けられ、該第2有機半導体層上に部分的に前記スイッチ ング素了用のソース・ドレイン電極の他方とする第4導電層が設けられ、前記駆動素 子が設けられる駆動素子領域における前記第3導電層上、および前記スイッチング 素子領域における前記第2有機半導体層の露出部および前記第4導電層の上に、 前記キャパシタの誘電体層および前記スイッチング素子用のゲート絶縁膜とする第2 絶縁層が設けられ、前記スイッチング素子領域における該第2絶縁層上に前記スイッ チング素子用のゲート電極とする第5導電層、および前記駆動素子領域における前 記第2絶縁層上に前記キャパシタの電極とする第6導電層がそれぞれ設けられてな る請求項8記載の有機EL表示装置。
- [11] 前記スイッチング素子領域における前記EL有機層の上に第3絶縁層が設けられ、

該第3絶縁層上および前記駆動素了領域における前記EL有機層の上に、前記駆 動素子用およびスイッチング素子用の第1有機半導体層が設けられ、前記駆動素子 領域における該第1有機半導体層上に部分的に駆動素子用ソース・ドレイン電極の 他方とする第2導電層が設けられると共に、前記スイッチング素子領域における前記 第1有機半導体層上に前記スイッチング素子用のソース電極およびドレイン電極とす る第7および第8の導電層が分離して設けられ、前記駆動素子領域における前記第 1有機半導休層の露出部および前記第2導電層上に前記駆動素子用のゲート絶縁 膜とする第1絶縁層が設けられると共に、前記スイッチング素子領域における前記第 1有機半導体層の露出部および前記第7および第8の導電層上に前記スイッチング 素子用のゲート絶縁膜である第4絶縁層が前記第7または第8の導電層のいずれか 一方の一部が露出するように設けられ、前記第1絶縁層上に前記駆動素子用のゲー ト電極とする第3導電層が前記第7または第8の導電層の露出部と電気的に接続され るように設けられると共に、前記第4絶縁層上に前記スイッチング素子用のゲート電 極とする第5導電層が設けられ、前記第3導電層上に前記キャパシタの誘電体層とす - る第2絶縁層が設けられ、該第2絶縁層上に前記キャパシタの電極とする第6導電層 がそれぞれ設けられてなる請求項9記載の有機EL表示装置。

[12] 前記EL有機層と前記第1有機半導体層との間に有機EL部の上部電極および前 記駆動素子のソース・ドレイン電極の一方とする導電層が、共通の導電層として、ま たは別々の導電層として設けられてなる請求項10または11記載の有機EL表示装 置。 [図1]

F I G. 1



[図2]

FIG. 2A



FIG. 2B




FIG. 2C





FIG. 2D



[図3]

FIG. 3A






FIG. 3B





[図4]


F I G. 4




[図5]










[図6]

F I G. 6



[図7]

FIG. 7








FIG. 8



[図9]







INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2005/004818

A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ H01L29/786					
According to Inte	According to International Patent Classification (IPC) or to both national classification and IPC				
B. FIELDS SE					
Minimum docum Int.Cl ⁷	nentation searched (classification system followed by cla H01L29/786	ssification symbols)			
	·				
	Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2005				
Kokai Jitsuyo Shinan Koho 1971-2005 Toroku Jitsuyo Shinan Koho 1994-2005					
Electronic data b	ase consulted during the international search (name of d	ata base and, where practicable, search te	rms used)		
		•			
C. DOCUMEN	ITS CONSIDERED TO BE RELEVANT		-		
Category*	Citation of document, with indication, where app	propriate, of the relevant passages	Relevant to claim No.		
Х	JP 2003-110110 A (Ricoh Co.,	Ltd.),	1-2		
	ll April, 2003 (11.04.03), Par. No. [0036]; Figs. 1 to 4				
	(Family: none)				
· X	US 2004/0029310 A1 (ADOFT BE	RNDS),	1		
	12 February, 2004 (12.02.04), Fig. 4				
		2002/15293 A2			
-					
	,				
•		,			
		*	*		
Further documents are listed in the continuation of Box C. See patent family annex.					
	gories of cited documents: efining the general state of the art which is not considered	"T" later document published after the inte- date and not in conflict with the applica-			
to be of part	icular relevance	"X" document of particular relevance: the o			
"E" earlier application or patent but published on or after the international "X" filing date "L" document which may throw doubts on priority claim(s) or which is		considered novel or cannot be considered step when the document is taken alone	dered to involve an inventive		
cited to esta	shish the publication date of another citation or other on the citation of other of another citation or other o	"Y" document of particular relevance; the considered to involve an inventive			
"O" document referring to an oral disclosure, use, exhibition or other means		combined with one or more other such being obvious to a person skilled in the	documents, such combination		
"E" document published prior to the international filing date but later than the priority date claimed "&" document member of the same patent family					
Date of the actual completion of the international search Date of mailing of the international search report		ch report			
09 June	e, 2005 (09.06.05)	28 June, 2005 (28.0	06.05)		
Name and mailing address of the ISA/ Aut		Authorized officer	······································		
Japanese Patent Office					
Facsimile No.		Telephone No.			

Form PCT/ISA/210 (second sheet) (January 2004)

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2005/004818

Box No. II Observations where certain claims were found unsearchable (Continuation of item 2 of first sheet)
This international search report has not been established in respect of certain claims under Article 17(2)(a) for the following reasons: 1. Claims Nos.: because they relate to subject matter not required to be searched by this Authority, namely:
2. Claims Nos.: because they relate to parts of the international application that do not comply with the prescribed requirements to such an extent that no meaningful international search can be carried out, specifically:
3. Claims Nos.: because they are dependent claims and are not drafted in accordance with the second and third sentences of Rule 6.4(a).
Box No. III Observations where unity of invention is lacking (Continuation of item 3 of first sheet)
This International Searching Authority found multiple inventions in this international application, as follows: A matter common to the inventions in claims 1-12 is "an FET structure composed of a first conductive layer to be one of source/drain electrodes, an organic semiconductor layer provided on the first conductive layer, a second conductive layer provided on the organic semiconductor layer to be the other of the source/drain electrodes, and a gate electrode formed from an upper plane". The international search has revealed that this common matter is not novel since it has been disclosed in JP 2003-110110 A (Ricoh Co., Ltd.), 11 April, 2003 (11.04.03), paragraph [0036], Figs. 1-4, and in US 2004/0029310 A1 (ADOFT BERNDS), 12 February, 2004 (12.02.04), Fig. 4. Therefore, there exists no special technical feature, (continued to extra sheet) 1. As all required additional search fees were timely paid by the applicant, this international search report covers all searchable claims. 2. As all searchable claims could be searched without effort justifying an additional fee, this Authority did not invite payment of any additional fee. 3. As only some of the required additional search fees were timely paid by the applicant, this international search report covers only those claims for which fees were paid, specifically claims Nos.:
4. X No required additional search fees were timely paid by the applicant. Consequently, this international search report is restricted to the invention first mentioned in the claims; it is covered by claims Nos.: 1-2
Remark on Protest The additional search fees were accompanied by the applicant's protest. No protest accompanied the payment of additional search fees.

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2005/004818

Continuation of Box No.III of continuation of first sheet(2)

in the meaning of PCT Rule 13.2, second sentence. Thus, no technical relationship is found in all the above mentioned inventions.

Form PCT/ISA/210 (extra sheet) (January 2004)

国際調査報告

発明の属する分野の分類(国際特許分類(IPC)) Int.CL7 H01L29/786

調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int.Cl.7 H01L29/786

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1922-1996年

日本国公開実用新案公報

1971-2005年

日本国実用新案登録公報

1996-2005年

日本国登録実用新案公報

1994-2005年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

C. 関連する	と認められる文献	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X	JP 2003-110110 A (株式会社リコー), 2003.04.11,【0036】段落,図1-4 (ファミリーなし)	1-2
Х	US 2004/0029310 A1 (ADOFT BERNDS), 2004. 02. 12, 図4 & JP 2004-507096 A & WO 2002/15293 A2	1

C欄の続きにも文献が列挙されている。

「パテントファミリーに関する別紙を参照。

- 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す 「T」国際出願日又は優先日後に公表された文献であって
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用す る文献(理由を付す)
- 「〇」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献
- の日の後に公表された文献
- 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの

国際調査を完了した日 09.06.2005	国際調査報告の発送日 二 3 6.2005		
国際調査機関の名称及びあて先	特許庁審査官(権限のある職員) 4L 9361		
日本国特許庁 (ISA/JP) 郵便番号100-8915	棚田 一也		
東京都千代田区殿が関三丁目 4番 3 号	電話番号 03-3581-1101 内線 3498		

様式PCT/ISA/210 (第2ページ) (2004年1月)

第Ⅱ欄	請求の範囲の一部の調査ができないときの意見(第 1 ページの 2 の続き)
法第8条	第3項(PCT17条(2)(a))の規定により、この国際調査報告は次の理由により請求の範囲の一部について作
成しなれ	かった。
1. F	が請求の範囲 は、この国際調査機関が調査をすることを要しない対象に係るものである。 つまり、
2. ୮	「請求の範囲」は、有意幾な国際調査をすることができる程度まで所定の要件を満たしていない国際出願の部分に係るものである。つまり、
3. 「	「請求の範囲」は、従属請求の範囲であってPCT規則6.4(a)の第2文及び第3文の規定に 従って記載されていない。
第Ⅲ欄	発明の単一性が欠如しているときの意見 (第1ページの3の続き)
VL 1 = XI	
次に対	*べるようにこの国際出願に二以上の発明があるとこの国際調査機関は認めた。
請习	大の範囲1乃至12に記載の発明に共通の事項である「ソース・ドレイン電極の一方となる第1導電層と、該第1導
電層の	り上に設けられる有機半導体層と、該有機半導体層の上に設けられソース・ドレイン電極の他方となる第2導電層と、
l-商力	pら形成されたゲート電極からなるFETの構造」は、調査の結果、
	? 2003-110110 A (株式会社リコー), 2003.04.11, 【0036】段落, 図1-4、及び
US	5 2004/0029310 A1 (ADOFT BERNDS), 2004. 02. 12, 図4 に開示されて
いるか	pら、新規でないことが明らかとなった。それ故、PCT規則13.2の第2文の意味において、特別な技術的事項
と考え	えられる共通の事項は存在しないから、上記全ての発明に技術的な関連を見いだすことはできない。
1. ୮	出願人が必要な追加調査手数料をすべて期間内に納付したので、この国際調査報告は、すべての調査可能な請求 の範囲について作成した。
2. Г	追加調査手数料を要求するまでもなく、すべての調査可能な請求の範囲について調査することができたので、追 加調査手数料の納付を求めなかった。

- 3. 厂 出願人が必要な追加調査手数料を一部のみしか期間内に納付しなかったので、この国際調査報告は、手数料の納 付のあった次の請求の範囲のみについて作成した。
- 4. 🔽 出願人が必要な追加調査手数料を期間内に納付しなかったので、この国際調査報告は、請求の範囲の最初に記載 されている発明に係る次の請求の範囲について作成した。

1-2

追加調査手数料の異議の申立てに関する注意

- 「 追加調査手数料の納付と共に出願人から異議申立てがあった。 追加調査手数料の納付と共に出願人から異議申立てがなかった。

様式PCT/ISA/210 (第1ページの続葉 (2)) (2004年1月)